9月7日下午，华为发布Mate XT 2三折叠手机，搭载最新的麒麟9050 Pro芯片，这是华为首款基于“韬定律”设计、采用逻辑折叠技术的高性能芯片。据了解，麒麟9050 Pro在单芯片内将逻辑单元分层排布，如同房屋结构从平层升级为复式，内部增设垂直互联通道，也好似房屋加装“电梯”，信号传输路径更短、时延更低、性能更好。这也是继华为Mate40之后，时隔六年在旗舰发布会上推出全新麒麟芯片。

麒麟9050 Pro晶体管密度在一代之内从每平方毫米约1.55亿个提升到约2.38亿个。华为公司董事、半导体业务部副总裁何庭波曾在论文中表示，这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。

具体来看：麒麟9050 Pro采用灵犀CPU，具备九个内核，采用超线程技术，单核的峰值性能相较前代芯片提升24%以上，多核并发性能提升52%以上。对于游戏等重负载场景，该芯片可调用一个超大核和两个性能核；多负载场景中，该芯片可调用4个能效核；对于浏览资讯、看短视频等轻负载场景，两个小核便可承担。9个内核之外，灵犀CPU还具备微核设计，用以应付息屏显示等低功耗场景。

该芯片采用华为自研马良GPU，可以实现5000万线光线实时追踪，渲染性能相较前代提升142%以上，基于该GPU做视频多轨创编，可使4K视频导出速度提升40%；达芬奇架构NPU，能够支撑多尺寸大模型端侧运行，支持300亿参数MoE全模态大模型端侧运行；华为巴龙基带支持天地一体融合通信架构。此外，麒麟9050 Pro芯片采用多通道导热封装、超大VC石墨烯跨轴散热系统，进一步提升芯片散热能力。

τ（"韬"）缩放定律由华为公司董事、半导体业务部副总裁何庭波于2026年5月首次系统提出，质疑随之而来。其中最尖锐的一条指向散热：如果芯片采用3D堆叠技术设计，密度升高、热量被封在狭小空间内，芯片会不会被“烧坏”？同时，芯片塞进更多晶体管，功耗为何不升反降？

9月4日，何庭波公开发表论文，回应上述质疑。该论文标题为“Huawei’s τ Chip Was Supposed to Melt?（华为的τ芯片本该把自己融化？）”何庭波在论文中解释道：先进工艺下，动态功耗公式 P=α·C·V²·f 中的电容C已由导线而非晶体管主导，芯片大部分能量消耗在“搬运数据”而非“计算”上——正如上班族的体能多耗在通勤而非案头。在逻辑折叠的设计思路下，原本耗电的水平走线，被改为从一个裸片到另一个裸片的垂直跳跃。

由此，与平面工艺的前代产品相比，在性能对齐的条件下，麒麟9050Pro在真实负载基准测试中实现的功耗降低分别为：NPU 66%、GPU 58%、CPU性能核41%。

对于散热，论文回应道：芯片失效不是因为耗散了多少瓦，而是晶体管结温越限；芯片性能真正的敌人是结温远高于周边的局部热点，而非平均温度。折叠技术在源头上降低了热密度——性能对齐时总功耗下降，且被分散到多层有源硅而非单一密集平面；剩余热量因模块占位面积缩小而获得横向摊开的空间。设计工具还将热逻辑与冷逻辑跨层交错排布，防止热点直接叠加。这与此次Mate XT 2采用的多通道导热封装、跨轴散热系统相互呼应。